This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R) File 351: Derwent WPI (c) 2002 Thomson Derwent. All rts. reserv.

010777601 **Image available**
WPI Acc No: 1996-274554/ 199628

XRPX Acc No: N96-230946

Particle discharge device for e.g. ultra-thin display device - has thin film whose surface is located in deeper position from side of insulated layer in hole and includes portion of first electrode

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 8115654 A 19960507 JP 94275932 A 19941014 199628 B

Priority Applications (No Type Date): JP 94275932 A 19941014 Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes JP 8115654 A 22 H01J-001/30

Abstract (Basic): JP 8115654 A

The device includes an insulated layer (15) between a first and second electrode (13,14). A hole (20) is formed from the first electrode up to the insulated layer. An exposed thin film (16) which includes a particle discharge substance is set up in the hole.

The film has its surface (16A) in a deeper position from the side of the insulated layer in the hole and includes a portion of the first electrode. A predetermined number of electrons are emitted between the first and second electrode through the hole upon applying a low voltage.

USE/ADVANTAGE - For e.g. field emission display device. Provides prolonged life with high reliability. Provides uniform emission of current.

Dwg.4/41

Title Terms: PARTICLE; DISCHARGE; DEVICE; ULTRA; THIN; DISPLAY; DEVICE; THIN; FILM; SURFACE; LOCATE; DEEP; POSITION; SIDE; INSULATE; LAYER; HOLE; PORTION; FIRST; ELECTRODE

Index Terms/Additional Words: FED

Derwent Class: V05

International Patent Class (Main): H01J-001/30

International Patent Class (Additional): H01J-009/02; H01J-031/12;

H01J-031/15

File Segment: EPI

Manual Codes (EPI/S-X): V05-L01A3; V05-L05D1C

eran in the

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-115654

(43)公開日 平成8年(1996)5月7日


(51) Int.Cl.*		識別記号	庁内整理番号	FI					技術表示箇所
H01J	1/30	Z							
	0.100	. C							
	9/02	В							
		С							
3	31/12	В							
	······································		審査請求	未請求	請求項	頁の数27	FD	(全 22 頁)	最終頁に続く
(21)出願番号		特顯平6-275932		(71)	出顧人	000002	185		
						ソニー	株式会	社	
(22)出顧日		平成6年(1994)10月	14日	•				北品川6丁目	7番35号
				(72)	発明者				
				:		東京都	品川区:	北品川6丁目	7番35号 ソニ
						一株式			
			·	(72)	発明者	根岸	英輔		
				!		東京都。	5川区:	化品川6丁目:	7番35号 ソニ
						一株式			
				(74)	人野分	弁理士		宏	
									•

(54) 【発明の名称】 粒子放出装置、電界放出型装置及びこれらの製造方法

(57)【要約】 (修正有)

【構成】 第1の電極13と第2の電極14とを絶録層15を介し互いに対向して設け、第2の電極、絶録層を貫通する微小孔20を形成し、第1、第2の電極間に電圧を印加することによって電子を第1の電極側から微小孔を通して放出するように構成している電子放出装置又はこれを組み込んだ電界放出型装置において、電子放出物質からなる薄膜16を微小孔内に露出して設け、その電子放出面16Aが第1の電極を含む電子放出標体(カソード電極13及び薄膜16からなるカソード電極部)の絶録層側の面よりも、微小孔内で深い位置に存在する。

【効果】 電子放出能力とその方向性を良好とし、低電 圧駆動を可能にして放出される電流量の均質化、高密度 化を図り、しかも、高信頼性、長寿命であり、高精細、 大型の極薄型ディスプレイ装置にも十分対応可能な装置 を提供できる。



【特許請求の範囲】

【簡求項1】 第1の電極と第2の電極とが絶縁層を介し互いに対向して設けられ、前配第2の電極及び前配絶縁層をそれぞれ貫通する微小孔が形成され、前配第1の電極と前配第2の電極との間に電圧を印加することによって所定の粒子が前記微小孔を通して放出されるように構成されている粒子放出装置において、粒子放出物質からなる薄膜が前記微小孔内に露出して設けられ、この酵出した薄膜の粒子放出面が、前配第1の電極を含む粒子放出構体の前記絶縁層側の面よりも、前配微小孔内で深い位置に存在していることを特徴とする粒子放出装置。

【請求項2】 粒子放出物質からなる薄膜が微小孔内に のみ設けられている、請求項1に記載した粒子放出装 徴。

【請求項3】 第1の電極を含む粒子放出構体が、前配 第1の電極と、この第1の電極上の粒子放出物質からな る薄膜とによって形成されている、請求項2に記載した 粒子放出装置。

【請求項4】 第1の電極が複数層からなっている、請求項3に記載した粒子放出装置。

【請求項5】 複数層のうち少なくとも最下層を残して 微小孔が貫通して設けられ、この微小孔の底面上に粒子 放出物質からなる薄膜が、前記複数層の最上層より凹ん だ位置に粒子放出面を有するように設けられている、請 求項4に記載した粒子放出装置。

【請求項6】 第1の電極を含む粒子放出網体が、前記第1の電極と、この第1の電極に電気的に接触する非絶縁性薄膜と、この薄膜上の粒子放出物質からなる薄膜とによって形成されている、請求項2に配轍した粒子放出装置。

【請求項7】 第1の電極に電気的に接触する非絶縁性 薄膜が複数層からなっている、請求項6に記載した粒子 放出装置。

【請求項8】 複数層のうち少なくとも最下層を残して 微小孔が貫通して設けられ、この微小孔の底面上に粒子 放出物質からなる薄膜が、前記複数層の最上層より凹ん だ位置に粒子放出面を有するように設けられている、請 求項7に記載した粒子放出装置。

【請求項9】 粒子放出物質からなる薄膜と、この薄膜下の薄膜とが同一材料又は同一材質からなっている、請 40 求項6~8のいずれか1項に記載した粒子放出装置。

【酵求項10】 互いに部分的に重なり合うように第1の電極及び第2の電極が設けられ、粒子放出物質からなる薄膜が、少なくとも、前配第1及び前配第2の電極の重なり合う領域のほぼ全域に亘って設けられかつ前記数小孔内に部分的に露出するように設けられている、請求項1に配載した粒子放出装置。

【請求項11】 第1の電極を含む粒子放出構体が、前記 第1の電極と、粒子放出物質からなる薄膜とによって形 成されている、請求項10に記載した粒子放出装置。 【請求項12】 粒子放出物質からなる痔膜が第1の電極 と絶縁層との間に設けられている、請求項11に記載した 粒子放出装置。

【請求項13】 第1の電極が粒子放出物質からなる蕁膜 と趙縁層との間に設けられている、請求項11に記載した 粒子放出装置。

「請求項14」 第1の電極を含む粒子放出構体が、粒子 放出物質がある薄膜が前記後小孔内に露出して設けられ、この露 出した薄膜の粒子放出面が、前配第1の電極を含む粒子 放出構体の前配絶線層側の面よりも、前配微小孔内で深 10 い位置に存在していることを特徴とする粒子放出装置。
(請求項14] 第1の電極を含む粒子放出構体が、粒子 放出物質からなる薄膜と、この薄膜上の非絶縁性薄膜 と、この非絶縁性薄膜が電気的に接触する前配第1の電 極とによって形成されている、請求項10に配載した粒子 放出装置。

【請求項15】 少なくとも、第1及び第2の電極の重なり合う領域であって微小孔の存在しない領域において前記第1の電極が設けられている、請求項6~8及び11~14のいずれか1項に記載した粒子放出装置。

【請求項16】 第1の電極が格子状パターンに形成されている、請求項15に記載した粒子放出装置。

【蘭求項17】 粒子放出物質からなる薄膜の粒子放出面の面積が、第2の電極における微小孔の面積と同等若し 20 くはそれ以上である、請求項1~16のいずれか1項に記載した粒子放出装置。

【請求項18】 互いに交差するカソード電極ラインとゲート電極ラインとが絶縁層を介して基体上に積層され、前記ゲート電極ライン及び前記絶縁層をそれぞれ貫通する微小孔が形成されていると共に、前記カソード電極ラインの構成材料よりも仕事関数が小さい電子放出物質からなる薄膜状の冷陰極が前記微小孔内に露出して設けられ、電子放出源として構成された、請求項1~17のいずれか1項に配載した粒子放出装置。

0 【請求項19】 粒子放出物質の仕事関数が3.0eV以下である、請求項1~18のいずれか1項に記載した粒子放出装置。

【請求項20】 粒子放出物質がダイヤモンドである、請 求項19に記載した粒子放出装置。

【請求項21】 微小孔がほぼ円形である、請求項1~20 のいずれか1項に記載した粒子放出装置。

【請求項22】 微小孔がスリット状である、請求項1~ 20のいずれか1項に記載した粒子放出装置。

【請求項23】 請求項1~22のいずれか1項に記載した の 粒子放出装置を具備する電界放出型装置。

【請求項24】 カソード電極ライン、ゲート電極ライン、微小孔付きの絶縁層及び前配微小孔内の薄膜状の冷陰極からなる第1のパネルと、複数色の発光体及びこれらの発光体がそれぞれ被着された電極からなる第2のパネルとによって電界放出型発光装置として構成された、請求項23に記載した電界放出型装置。

【請求項25】 発光体が螢光体である電界放出型ディスプレイ装置として構成された、請求項24に記載した電界放出型装置。

50 【請求項26】 基体上に第1の電極を形成する工程と、

-352--

この第1の電極を含む領域上に絶縁層を形成する工程と、この絶縁層上に第2の電極を形成する工程と、この第2の電極及び前配絶録層をそれぞれ貫通する微小孔を形成する工程と、この微小孔の底部に存在する層を前記絶録層よりも深い位置まで除去する工程と、前配第2の電極上に剥離層を形成する工程と、しかる後に粒子放出物質を前配微小孔内に堆積させて前配粒子放出物質からなる薄膜を形成する工程と、前配剥離層と共にこの剥離層上の前配粒子放出物質を除去する工程とを有する、請求項1~25のいずれか1項に記載した装置の製造方法。

【請求項27】 基体上に第1の電極を形成する工程と、前配基体上に粒子放出物質からなる薄膜を形成する工程と、前配第1の電極及び前配薄膜を含む領域上に絶量層を形成する工程と、この絶量層上に第2の電極を形成する工程と、この第2の電極及び前配絶最層をそれぞれ質通する微小孔を形成する工程と、この微小孔の底部に存在する層を前配絶最層よりも深い位置まで除去する工程とを有する、請求項1~25のいずれか1項に配載した装置の製造方法。

【発明の詳細な説明】

[0001]

[産業上の利用分野] 本発明は、粒子放出装置(例えば、極薄型のディスプレイ装置に使用して好適な電子放出源)、電界放出型装置(例えば、前記電子放出源を具備するディスプレイ装置)及びこれらの製造方法に関するものである。

[0002]

【従来の技術】従来、例えば極薄型のディスプレイ装置 としては、電界放出型カソードを電子放出源とする電界 放出型ディスプレイ(FED: Field Emission Displa 30 y) が知られている。

[0003]公知のFEDでは、スクリーン内部に電子放出源を設け、その各国素領域内に電子放出材料からなる多数のマイクロチップを形成し、所定の電気信号に応じて対応する画素領域のマイクロチップを励起することにより、スクリーンの養光面を発光させている。

【0004】上記の電子放出派においては、帯状に形成された複数本のカソード電極ラインと、このカソード電極ラインの上部においてカソード電極ラインと交差して帯状に形成された複数本のゲート電極ラインとが設けら 40れ、上記カソード電極ラインの上記ゲート電極ラインとの各交差領域がそれぞれ1画業領域として形成されてい

【0005】従来の電子放出額によれば、具体的には図31~図33に示すように、例えばガラス材からなる下部基板101の表面上に帯状の複数本のカソード電極ライン103が形成されている。

【0006】 これらのカソード電極ライン103 には各接 xide: In及びSnの混合酸化物)等からなる透明電極 続部 103aを除いて絶縁層105 が成膜され、この上に各 100R、100Bを介してストライプ状に配列さ カソード電極ライン103 と交差して帯状に複数本のゲー 50 れてカラー蛍光面123 が形成された光透過性の螢光面パ

ト電極ライン104 が形成されていて、各カソード電極ライン103 と共にマトリクス構造を構成している。

【0007】さらに、各カソード電極ライン103 の接続 端部 103 a 及び各ゲート電極ライン104 の接続端部 104 a が制御手段107 にそれぞれ接続され、電気的に導通し ている。

【0008】ここで、各カソード電極ライン103の各ゲート電極ライン104との各交差領域122において、絶縁層105には、カソード電極ライン103からゲート電極ライン104へ通じる孔径wの多数の円形の数細(小)孔120がカソードホールとして形成され、これらの各孔内に電界放出型カソードとしてのマイクロチップ106が数μm以下の微小サイズに設けられている。

【0009】これらの各マイクロチップ106は、電子放出材料、例えばモリブデンからなっていて、ほぼ円維体に形成され、それぞれカソード電極ライン103上に配されている。そして、各マイクロチップ106の円錐体の先端部は、ゲート電極ライン104に形成されている電子通過用のゲート部104bにほぼ位置している。

20 【0010】このように、各カソード電極ライン103の各ゲート電極ライン104との各交差領域122には、多数のマイクロチップ106が設けられて両素領域が形成され、個々の画案領域が1つの画案(ピクセル)に対応している。

[0011]上記のように構成された電子放出源(電界放出型カソード)においては、制御手段107により所定のカソード電極ライン103及びゲート電極ライン104を選択し、これらの間に所定の電圧を印加することによって、この印加電圧を対応する囲楽領域内の各マイクロチップ106に印加すると、各マイクロチップ106の先端からトンネル効果によって電子が放出される。なお、この所定の印加電圧値は、各マイクロチップ106がモリブデンからなっている場合、各マイクロチップ106の円錐体の先端部付近の電界の強さが10[®]~10[®] V/mとなる程度のものである。

[0012] このとき、この電子放出源が内蔵されたディスプレイ(FED)においては、所定の画楽領域を励起することによって各マイクロチップ106から放出された電子が、制御手段107によりカソード電極ライン103とアノード(像光面パネルの透明電極)との間に印加された電圧によって更に加速され、ゲート電極ライン104とアノードとの間に形成された真空部130を通って優光面に到達する。そして、この電子線により螢光面から可視光が放出される。

【0013】 ここで、図31においてこのディスプレイ装置の構成を説明すると、例えばR(赤)、G(緑)、B(青)の三原色の各番光体素子がITO(Indium Tin 0 xide: In及びSnの混合酸化物)等からなる透明電極100R、100G、100Bを介してストライプ状に配列されてカラー熱米面123が形成された光液過性の等米面パ

ネル114 と、電界放出型カソードを有する電極構体115 (電子放出源) が形成された背面パネル101 とがシール 材等により気密に封止され、所定の真空度に保持され

【0014】 螢光面パネル114 と背面パネル101 とは、 その間隔を一定に保持するために所定の高さの柱(いわ ゆるピラー) 110 を介して封止される。

【0015】このFEDによりカラー表示を行う方法と しては、選択された交差部122 の各カソードと一色の餐 光体とを対応させる方法と、各カソードと複数の色の優 10 光体とを対応させるいわゆる色選別方法がある。この場 合の色選別の動作を図34及び図35を用いて説明する。

【0016】図34において、量光面パネル114の内面の 複数のストライプ状の透明電極100上には各色に対応す るR、G、Bの養光体が順次配列されて形成され、各色 の電極はそれぞれ赤色は3R、緑色は3G、青色は3B の端子に集約されて導出されている。

【0017】対向する背面パネル101上には、上記した ようにカソード電極103 及びゲート電極104 が直交して 10¹⁰ V/mの電界がかかるようにカソード電極103 -ゲ 一ト電極104 間に電圧を印加すると、各電極の交差部12 2 に形成されたマイクロチップ (電界放出型カソード) 106 から電子が放出される。

【0018】一方、透明電極100(即ち、アノード電極) とカソード電極103 との間には 100~1000Vの電圧を印 加して、電子を加速し、螢光体を発光させる。図34の例 においては、赤色量光体Rにのみ電圧を印加して、電子 を矢印 e で示すように加速させた場合を示している。

【0019】このように、三端子化された各色R、G、 Bを時系列で選択することによってカラー表示を行うこ とができる。各カソード電極列上のある一点のカソー ド、ゲート及びアノード(螢光体ストライプ)のNTS C方式での色選別タイミングチャートを図35に示す。

【0020】各カソード電極103を1Hの周期で線順次 駆動させるときに、各色螢光体R、G、Bに対しそれぞ れ周期HのうちH/3ずつ+hVの信号を与える一方、 ゲート信号及びカソード信号をH/3周期でゲート信号 として $+\alpha V$ 、カソード信号として $-\alpha V\sim -\beta V$ を同 期してそれぞれ与え、ゲートカソード間電圧Vrr=+2 40 α \forall のときに電子を放出して、H \ne 3 毎に選択される R、G、Bの各番光体を発光させて色選別を行うことが でき、これによりフルカラー表示を行うことができる。

【0021】しかしながら、本発明者が上記した電子放 出源について検討を加えた結果、以下に述べるような欠 点が存在することを突き止めた。

【0022】まず、図36に示すように、カソード電極10 3 上の微細孔120 内に配したマイクロチップ106 がほぼ 絶縁層105 の厚みに亙ってほぼ円錐体に形成されている

印加した際に等電位面Ec はマイクロチップ106 の円錐 面に沿って微網孔120 内に形成されることになる。

【0023】ところが、マイクロチップ106 から放出さ れる電子eは等電位面Ecと直交して進行するので、孔 120 から放出される電子 e の進路は大きく振れ、その振 れ角 θ は ± 30 度にもなってしまう。この結果、螢光面で は、電子ピームeが所定の番光体(例えば赤色量光体) に到達せず、不所望な螢光体(例えば、隣接する緑色螢 光体)に到達し、ミスランディングを起こし易くなる。 これでは、目的とする色の発光が得られず、ディスプレ イの性能が損なわれ、その高精細化において問題とな る.

【0024】しかも、上記した電子放出源においては、 各マイクロチップ106 から放出される電子の量(即ち、 電流量)がばらつき、不均質なものとなり易い。このた め、このようなディスプレイ装置はスクリーン上に生じ る光輝点が不均質となり、非常に目障りなものとなる。

【0025】また、上記した電子放出源は、金属粒子等 により、マイクロチップ106 とゲート電極ライン104 と ストライプ状に設けられ、マイクロチップ先端に 10º~ 20 が接続されてカソード電極ライン103 とゲート電極ライ ン104 とが短絡し、マイクロチップ106 が破壊される場 合があることが分かった。これに加えて、ゲート電極ラ イン104 と螢光面114 との間の高真空領域130 に存在す るイオンがマイクロチップ106 をスパッタし、ディスプ レイとしての寿命を縮めることもある。

【0026】上記の短絡によるマイクロチップ106の破 壊について、図37~図40に示す製造工程で説明すると、 まず図37に示すように、ガラス等からなる下部基板101 上にニオブ等を材料として厚さ約2000人程度の導体膜を 30 成膜し、その後、写真製版法及び反応性イオンエッチン グ法により、この導体膜をライン形状にパターニングし てカソード電極103 とする。

【0027】そして、絶縁層105(例えば、二酸化珪素) をスパッタリング又は化学蒸着法により上記導体膜上に 成膜し、この絶縁層105 上にゲート電極材料(例えば、 ニオブ)を成膜し、その後、写真製版法及び反応性イオ ンエッチング法によりこの導体膜をカソード電極ライン 103 と交差するようなゲート電極ライン104 に加工す る。しかる後、ゲート電極ライン104 及び絶縁層105 を 貫通する円形の微細孔120 を写真製版法及び反応性イオ ンエッチング法により形成する。

【0028】その後、図38に示すように、剥離層124(例 えば、アルミニウム)を電子放出源の主面部に対して斜 め方向から真空蒸着により成膜する。

【0029】そして、図39に示すように、微細孔120中 のカソード電極103 上にモリブデンを円錐形に蒸着法に より堆積させ、マイクロチップ106 を形成する。このと き、剥離層124 上にモリブデン106 が堆積するが、この 堆積の進行に伴って孔120 の上方が堆積モリプデンによ ために、ゲート電極104 -カソード電極<math>103 間に電圧を 50 り徐々に閉じられ、これと同時にマイクロチップ106が

7

円錐状に堆積する。

【0030】次いで、図40に示すように剥離層124 を溶解することにより、剥離層124 上のモリブデン106 を剥離し、除去(リフトオフ)し、図33に示した如き構造を作製する。

【0031】しかし、このリフトオフ時等に生じた金属 片125 等がマイクロチップ106 とゲート電極ライン104 との間に付着し、これらを短絡する。このため、作動時 にカソード103 -ゲート104 間に電圧を印加し、この電 圧を上げていった場合に、マイクロチップ106 は非常に 10 高温になり、ついには耐えきれないほどの温度となる。

【0032】この結果、図41に示すように、マイクロチップ106自体と、その周りの半径数十 μ mに亘る領域のゲート104やカソード103までも矢印126のように溶断され、破壊を生じてしまう。これでは、かなりの領域が動作しなくなり、有効な領域が減少してしまう。

[0033]

【発明が解決しようとする課題】本発明の目的は、上記したような従来技術の欠点を解決し、電子等の放出能力とその方向性を良好とし、低電圧駆動を可能にして、放 20 出される電流量の均質化及び高密度化を図り、しかも、高信頼性、長寿命であり、高精細、大型の極薄型ディスプレイ装置にも十分対応可能な粒子放出装置、電界放出、型装置及びこれらの製造方法を提供することにある。

[0034]

【課題を解決するための手段】即ち、本発明は、第1の 電極(例えば、後述のカソード電極13)と第2の電極 (何えば、後述のゲート電極14) とが絶縁層(例えば、 後述のSIO2層15)を介し互いに対向して設けられ、 前記第2の電極及び前記絶録層をそれぞれ貫通する微小 30 孔(例えば、後述のほぼ円形又は多角形(例えばスリッ ト状)の微細孔又はカソードホール20)が形成され、前 記第1の電極と前記第2の電極との間に電圧を印加する ことによって所定の粒子(特に電子)が前配微小孔を通 して放出されるように構成されている粒子放出装置(例 えば、電界放出型カソード)において、粒子放出物質か らなる薄膜 (例えば、後述のダイヤモンド薄膜16) が前 記微小孔内に露出して設けられ、この露出した薄膜の粒 子放出面が、前記第1の電極を含む粒子放出構体の前記 絶縁層側の面よりも、前記微小孔内で深い位置に存在し ていることを特徴とする粒子放出装置に係るものであ

【0035】本発明による粒子放出装置は、電子の如き エネルギー粒子を放出するための微小孔内において、第 1の電極に接して粒子放出物質を薄膜に設けているの で、第1の電極と第2の電極との間に電圧を印加した際 に等電位面が上記薄膜に沿って平坦に形成されることに なる。従って、この平坦な等電位面に対して直交して進 行する粒子は、上記微小孔から対象物(例えば螢光体 面)へかなり揃った方向性を以て進行するため、常に目 50 的とする対象物に到達することができ、ミスランディングを大きく減少させることができ、高精細化が可能となる。

【0036】しかも、本発明による粒子放出装置においては、微小孔内の粒子放出面が第1の電極を含む粒子放出構体(例えば、後述のカソード電極13及び薄膜16からなるカソード電極部)の絶縁層側の面よりも、微小孔内で深い位置に存在している(具体的には、カソード電極の表面より凹んでいる)ため、微小孔の中心に近い程、大きな電界が粒子放出薄膜の表面に印加されることになる。この結果、微小孔の中心に近い程、高い電流密度を示す電界放出電流を得ることができる。

[0037] 但し、このとき、微小孔底部の粒子放出部の表面付近の等電位面は、粒子放出構体の絶縁層側の面と粒子放出面との段差に近い場所で、大きく曲がるため、この場所から放出された粒子は粒子放出面に沿う方向へ曲がった軌道を取ることになる。しかし、粒子放出構体の上記した段差に近い場所での電界強度は微小孔の中心部に比べてずっと小さいので、上記した段差の近傍からは粒子は放出されないか、或いは、その放出量は非常に少ない。

【0038】そして、粒子放出面の微小孔の中心付近では、等電位面が粒子放出面に対してほぼ平行になっているので、放出された粒子は粒子放出部の表面に対して垂直の方向性を以て高密度に飛行し、第2の電極に大電流が流れ込むことなしに)放出された電流を有効に利用することができる。また、粒子は微小孔の中心部から粒子放出面に対してほぼ垂直に放出されるので、絶縁層に入射することもなく、チャージアップによる放電等の事故が生じるおそれもない。

【0039】また、上記薄膜を構成する粒子放出物質が 第1の電極の構成材料よりも仕事関数の小さい物質であ ると、粒子の放出のために第1の電極と第2の電極との 間に印加する電圧を低減することができ、低電圧駆動で 必要な放出量を安定して得ることができる。

【0040】また、粒子を放出する部分を上記の薄膜としているので、この薄膜を形成する際、例えば上述した蒸着後のリフトオフによって仮に金属片が生じても、薄膜と第2の電極との間が十分離れているためにこれらの間に金属片が付着して短絡が生じることがなく、或いは、場合によっては、リフトオフを行わなくても、上記の薄膜を形成することができる。この結果、印加電圧を上昇させた場合に電極が溶断されることはなく、信頼性の良い動作を行わせることができる。

【0041】更に、粒子を放出する部分が上記薄膜であるため、マイクロチップ先端のように1点にイオンが集中することがなく、高真空領域に存在するイオンが薄膜に到達してこれをスパッタする割合が激減するから、装置の長寿命化が可能である。

【0042】本発明による粒子放出装置においては、上 記した粒子放出物質からなる薄膜が微小孔内にのみ設け られていてよい。

【0043】この場合は、例えば、第1の電極を含む粒 子放出榾体が、前配第1の電極と、この第1の電極上の 粒子放出物質からなる薄膜とによって形成されている。

【0044】また、第1の電極が複数層(異なる材料の 複数層)からなっていて、これらの複数層のうち少なく とも最下層を残して微小孔が貫通して設けられ、この微 小孔の底面上に粒子放出物質からなる薄膜が、前記複数 10 層の最上層より凹んだ位置に粒子放出面を有するように 設けられていてよい。

【0045】また、上記した場合とは異なり、第1の電 極を含む粒子放出構体が、前記第1の電極と、この第1 の電極に電気的に接触する非絶縁性(絶縁体ではない) 薄膜(例えば、導体又は半導体からなる薄膜)と、この 薄膜上の粒子放出物質からなる薄膜とによって形成され ていてもよい。

【0046】この導体又は半導体の薄膜等の非絶縁性薄 膜が複数層からなっていて、これらの複数層のうち少な 20 くとも最下層を残して微小孔が貫通して設けられ、この **微小孔の底面上に粒子放出物質からなる薄膜が、前記複** 数層の最上層より凹んだ位置に粒子放出面を有するよう に設けられていてよい。

【0047】この場合、粒子放出物質からなる薄膜と、 この薄膜下の導体又は半導体等の薄膜とが同一材料又は 同一材質からなっていてよい。

【0048】本発明による粒子放出装置においては、互 いに部分的に重なり合うように第1の電極及び第2の電 極が設けられ、粒子放出物質からなる薄膜が、少なくと 30 も、前記第1及び第2の電極の重なり合う領域のほぼ全 域に亘って設けられかつ前記微小孔内に部分的に露出す るように設けられていてもよい。

【0049】このように構成すると、粒子放出物質の薄 膜は、既述したようなマイクロホール120 の形成後の蒸 着によらずに、予め成膜した後に絶縁層の形成→第2の 電極及び微小孔の形成といった工程を軽ることができ る。従って、この薄膜は容易に形成できる上に、既述し たような蒸着後のリフトオフは全く不要となり、薄膜と 第2の電極との間の金属片の付着による短絡が生じるこ 40 とがなく、しかも、たとえ別の原因で金属片が生じても 薄膜と第2の電極とは十分に離れているために、やはり 短絡は生じない。この結果、印加電圧を上昇させた場合 に電極が溶断されることはなく、信頼性の良い動作を行 わせることができる。

【0050】この場合、例えば、第1の電極を含む粒子 放出構体が、前記第1の電極と、粒子放出物質からなる 薄膜とによって形成されている。

【0051】そして、粒子放出物質からなる轉膜が第1

10 は、第1の電極が粒子放出物質からなる薄膜と絶縁層と の間に設けられていてもよい。

【0052】また、上記した場合とは異なり、第1の電 **極を含む粒子放出構体が、粒子放出物質からなる薄膜** と、この薄膜上の非絶縁性(絶縁体ではない)薄膜(例 えば、導体又は半導体からなる蕁膜)と、この非絶縁性 薄膜が電気的に接触する前配第1の電極とによって形成 されていてもよい。

【0053】そして、少なくとも、第1及び第2の電極 の重なり合う領域であって微小孔の存在しない領域にお いて、前記第1の電極が設けられていてよい。この場 合、第1の電極は微小孔の存在領域の周囲に格子状パタ 一ンに形成できる。

【0054】本発明による粒子放出装置において、粒子 放出物質からなる薄膜の粒子放出面の面積が、第2の電 極における微小孔の面積と同等若しくはそれ以上である と、粒子放出面積が大きくなってその放出量を増大さ せ、かつ、その飛翔方向を規制することができる。

【0055】本発明による粒子放出装置は、具体的に は、互いに交差する(交差領域は画素領域となる)カソ ード電極ラインとゲート電極ラインとが絶縁層を介して 基体上に積層され、前記ゲート電極ライン及び前記絶縁 層をそれぞれ貫通する微小孔が形成されていると共に、 前記カソード電極ラインの構成材料よりも仕事関数が小 さい電子放出物質からなる薄膜状の冷陰極が前記微小孔 内に露出して設けられ、電子放出源として構成されるの が望ましい。

【0056】また、上記した粒子放出物質からなる薄膜 は、粒子放出構体の面との間に一定の段差が生じるよう な厚みに設けられているのがよく、例えば、この段差は 100Å以上あればよく、また、薄膜は 300Å~1000Åの 厚みを有しているのがよい。この段差及び薄膜の厚み は、上記した本発明の作用効果を有効に発揮できるよう に設定するのがよく、また、エッチング量や蒸着量等に よって制御可能である。

【0057】上記した粒子放出物質の仕事関数は、第1 の電極の構成材料の仕事関数よりも小さいことが望まし く、 3.0 e V以下であるのがよく、 2.0 e V以下が更に よい。これは、両竜極(第1の電極及び第2の電極)間 の印加電圧を低くし、特に数10Vでも必要な電流量を 得、例えばディスプレイ用として十分に動作可能となる からである。なお、第1の電極の構成材料としては、N b (仕事関数4.02~4.87 e V) 、M o (仕事関数4.53~ 4.95 e V)、Cr(仕事関数 4.5 e V)等が挙げられ

【0058】こうした粒子放出物質としては、ダイヤモ ンド(特にアモルファスダイヤモンド:仕事関数 1.0e V以下) がよい。薄膜がアモルファスダイヤモンド薄膜 である場合には、5×10' V/m以下の電界の強さでデ の電極と絶縁層との間に設けられていてよいし、或い 50 ィスプレイとして必要な電流量を得ることができるの

で、一層の低電圧駆動が可能となる。

【0059】また、こうしたアモルファスダイヤモンド 薄膜は電気的に抵抗体であるから、各微小孔内の薄膜か ら放出される電流量の均質化を図ることができる。そし て、アモルファスダイヤモンド薄膜は化学的に不活性で あり、イオンによりスパッタリングされにくいので、安 定なエミッションを長い時間維持できる。

【0060】ダイヤモンド以外に使用可能な粒子放出物 質としては、LaB。(仕事関数2.66~2.76eV)、B aO(仕事関数 1.6~2.7 eV)、SrO(仕事関数1. 25~1.6 eV)、Y2 O1 (仕事関数 2.0eV)、Ca O (仕事関数 1.6~1.86 e V) 、 B a S (仕事関数2.05 e V) 、 T i N (仕事関数2.92 e V) 、 Z r N (仕事関 数2.92eV) 等が挙げられる。

【0061】この粒子放出物質は、既述したマイクロチ ップ106 の構成材料であるモリプデン(仕事関数 4.6e V)等に比べて仕事関数がかなり小さいことが特徴的で ある。なお、この仕事関数は 3.0e V以下とするのが望 ましいが、これは両電極間の印加電圧との相関性で決め を低くでき (例えば、仕事関数を 2.0e V以下とすれば 印加電圧は 100 V以下にでき)、或いは仕事関数が大き めである場合は印加電圧を高くすればよい。

【0062】本発明はまた、上記した電界放出型カソー ド等の電子放出源の如き粒子放出装置を具備する電界放 出型装置、例えば、そうした粒子放出装置と、上記した **螢光面パネルの如く粒子が入射する発光用等の装置との** 組み合わせで構成される電界放出型装置も提供するもの である。また、放出される粒子は通常は電子であるが、 象としてよい。

【0063】こうした電界放出型装置としては、カソー ド電極ライン、ゲート電極ライン、微小孔付きの絶縁層 及び前記微小孔内の薄膜状の冷陰極からなる第1のパネ ルと、複数色の発光体及びこれらの発光体がそれぞれ被 着された電極からなる第2のパネルとによって構成され た電界放出型発光装置が挙げられる。この場合、発光体 が螢光体である電界放出型ディスプレイ装置(FED) として構成することができる。

装置は、基体(例えば、後述のガラス基板11)上に第1 の電極 (例えば、後述のカソード電極13) を形成する工 程と、この第1の電極を含む領域上に絶縁層(例えば、 後述のSIO2層15)を形成する工程と、この絶縁層上 に第2の電極(例えば、後述のゲート電極14)を形成す る工程と、この第2の重極及び前記絶縁層をそれぞれ賞 通する微小孔(例えば、後述のほぼ円形又はスリット状 の微細孔又はカソードホール20) を形成する工程と、こ の微小孔の底部に存在する層(例えば、後述のカソード 電極13)を前記絶縁層よりも深い位置まで除去する工程 50 図 2)に示すように、例えばガラス材からなる下部基板

と、前記第2の電極上に剝離層(例えば、後述のアルミ ニウム層24)を形成する工程と、しかる後に粒子放出物 質(例えば、ダイヤモンド)を前記微小孔内に堆積させ て前記粒子放出物質からなる薄膜(例えば、後述のダイ ヤモンド薄膜16)を形成する工程と、前記剥離層と共に この剥離層上の前配粒子放出物質を除去する工程(リフ トオフ)とを有する方法を経て製造するのが望ましい。

12

【0065】この製造方法によれば、粒子放出物質の薄 膜を成膜するに際し、その薄膜の厚み分だけ堆積させれ 10 ばよいので、既述したマイクロチップのように高さや形 状を高精度にして形成する必要はなく、また、微小孔内 の堆積膜以外に堆積した粒子放出物質を剥離層と共にリ フトオフし易くなり、このリフトオフ時に仮に金属片が 生じても薄膜が薄いために金属片がカソードーゲート間 に接触して短絡することはない。

【0066】また、本発明による粒子放出装置及び電界 放出型装置は、基体上に第1の電極を形成する工程と、 前記基体上に粒子放出物質からなる薄膜を形成する工程 と、前記第1の電極及び前記薄膜を含む領域上に絶縁層 ることができ、仕事関数が小さめである場合は印加電圧 20 を形成する工程と、この絶縁層上に第2の電極を形成す る工程と、この第2の電極及び前記絶縁層をそれぞれ黄 通する微小孔を形成する工程と、この微小孔の底部に存 在する層 (例えば、後述の薄膜16) を前記絶縁層よりも 深い位置まで除去する工程とを有する方法(但し、各工 程で使用若しくは形成する材質の具体名は上記したもの。 と同じである。)を経て製造してもよい。

【0067】この製造方法によれば、粒子放出物質の薄 膜を成膜するに際し、その薄膜の厚み分だけ堆積させれ ばよいので、既述したマイクロチップのように高さや形 必ずしも電子に限られるものではなく、他の案粒子も対 30 状を高精度にして形成する必要はないと共に、絶縁層の 形成前に予め成膜しておけるため、薄膜の形成が容易と なり、既述したリフトオフは全く不要であってカソード ゲート間が金属片で短絡することはなく、仮に金属片 が生じても薄膜が薄いために金属片による短絡はやはり 生じない。

[0068]

【実施例】以下、本発明の実施例を説明する。

【0069】図1~図10は、本発明を電子放出源(電界 放出型カソードを含む電極構体)及び極薄型のディスプ 【0064】本発明による粒子放出装置及び電界放出型 40 レイ装置(FED)に適用した第1の実施例を示すもの である.

> 【0070】本実施例によるディスプレイ装置は、図33 に示したものと同様に、図1に示す電子放出源(電界放 出型カソードを含む電極構体25)と、真空部を介して電 子放出源に対向したアノードとなる螢光面パネルとの組 み合わせによって構成され、既述したようにしてディス プレイ動作を行うものである。

> 【0071】電子放出源においては、その要部を縦断面 で表す図1及び図3(更には、画素領域を平面的に表す

11の表面上に帯状の複数本のカソード電極ライン13が20 00A程度の厚みに形成されている。

【0072】これらのカソード電極ライン13上には、各接統端部(図33の端部 103aに相当)を除いて組録層15が厚さ1μm程度に成膜され、その上に各カソード電極ライン13と領域22で交差して帯状の複数本のゲート電極ライン14が厚さ1000人程度に形成され、各カソード電極ライン13と共にマトリクス構造を構成している。

【0073】さらに、各カソード電極ライン13の上配接 続端部及び各ゲート電極ライン14の接続端部(図34の端 部 104aに相当)が制御手段(図33の107 と同様のも の)にそれぞれ接続され、電気的に導通している。

【0074】ここで、絶縁層15にはカソード電極ライン13からゲート電極ライン14へ通じる孔径wの多数の円形の微細(小)孔20がカソードホールとして形成されている。この微細孔20に連続して、カソード電極ライン13には深さ1000人程度の円形の凹部30がそれぞれ形成されている。

【0075】そして、これらの各凹部30には、電界放出型カソードとしての薄膜16が1000A以下(例えば600A20程度)の厚みに設けられている。各薄膜16とカソード電極13の上面(絶縁層15側の面)とは間には一定(例えば400A程度)の段差31がリング状に形成されている。

【0076】これらの各薄膜16は、仕事関数がカソード電極ライン13よりも小さい電子放出材料、例えばアモルファスダイヤモンドの薄膜からなっていて、後述の方法によって微細孔16内に容易に成膜できる。

【0077】なお、螢光面パネル側の基板は、その一主面である下面部において上記の真空部を介して上記の電子放出源の主面部と対向して設けられている。この上部 30 基板の下面部には、螢光面が塗布され、各カソード電極ライン13とそれぞれ平行な帯状の螢光面が形成されている。

【0078】上記の電子放出源においては、上記の制御手段により所定のカソード電極ライン13及びゲート電極ライン14を選択し、これらの間に所定の電圧を印加することによって、対応する画楽領域内の各微細孔20内の薄膜16に所定の電界がかかると、各微細孔20内の薄膜16からトンネル効果によって電子が放出される。

【0079】このとき、上紀の電子放出源が内蔵された 40 ディスプレイ装置において、所定の適素領域を励起することによって各数細孔20内の蕁膜16から放出された電子が上記の制御手段によりカソード電極ライン13とアノードである上部基板との間に印加された電圧によって更に加速され、ゲート電極ライン14と上記の上部基板との間に形成された真空部30を通って螢光面に到達する。そして、この電子線により螢光面から可視光が放出される。

【0080】ここで、図4に示すように、カソード電極 ライン13上の微細孔20内に配した薄膜16が非常に群い膜 厚に形成されていてその上面16A (電子放出面) がフラ 50 14 ットであるために、ゲート電極14-カソード電極13間に 電圧を印加した際に等電位面E。 は薄膜16の面に沿って

ほぼフラットに機細孔20内に形成されることになる。 【0081】従って、薄膜16から放出される電子eは等電位面E。と直交して進行するので、孔20から放出される電子eは造路があまり振れることなく、真空部(高真空領域)50を通して所定の螢光体(例えば赤色景光体)に到達し、ミスランディングを起こすことはない。この結果、常に目的とする色の発光が得られ、ディスプレイの性能が向上し、その高精細化が可能となる。

【0082】しかも、上記した電子放出源においては、ゲート電極ライン14及び絶縁層15を貫通する多数の円形の微細孔20内に薄膜16の微小冷陰極が形成され、これがカソード電極ライン13と電気的に接続されていると共に、薄膜16の電子放出面16Aがカソード電極13を含む電子放出構体32(即ち、カソード電極13及び薄膜16からなるカソード電極部)の絶縁層15側の面32Aよりも、微細孔20内で段差31の分だけ深い位置に存在している(具体的には、カソード電極13の表面より凹んでいる)ため、微細孔20の中心に近い程、大きな電界が電子放出薄膜16の表面16Aに印加されることになる。この結果、微細孔20の中心に近い程、高い電流密度を示す電界放出電流を得ることができる。

【0083】但し、このとき、微細孔20の底部の電子放出部の表面16A付近の等電位面E。は、電子放出構体32の絶縁層15倒の面32Aと電子放出面16Aとの段差31に近い場所で、大きく曲がるため、この場所から放出された電子は図4中に仮想線で示すように、電子放出面16Aに沿う方向へ曲がった軌道を取ることになる。しかし、電子放出構体32の上記した段差31に近い場所での電界強度は、微細孔20の中心部に比べてずっと小さいので、上記した段差31の近傍からは電子は放出されないか、或いはその放出量は非常に小さい。

【0084】そして、電子放出面16Aの機細孔20の中心付近では、等電位面E。が電子放出面16Aに対してほぼ平行になっているので、放出された電子は電子放出部の表面に対して垂直の方向性を以て高密度に飛行し、ゲート電極14に実質的に入射することなしに(ゲート電極に大電流が流れ込むことなしに)放出された電流を有効に利用することができる。また、電子は微細孔20の中心部から電子放出面16Aに対してほぼ垂直に放出されるので、絶縁層15に入射することもなく、チャージアップによる放電等の事故が生ずるおそれもない。

【0085】また、上記の薄膜16がアモルファスダイヤモンド等の如く仕事関数がカソード電極13よりも小さい材料からなっているので、カソード電極13ーゲート電極14間に印加する電圧を低くしても(数10V以下でも)放出される電子の量(即ち、電流量)が安定して得られる

【0086】この場合、薄膜16が特にアモルファスダイ

ヤモンドである場合、微小冷陰極自体が抵抗体であるため、各微細孔20内の薄膜16から放出される電流量が均質 化される。この結果、ディスプレイ装置のスクリーン上 に生じる光輝点が均質となり、見栄えが非常に良好なも のとなる。

【0087】更に、アモルファスダイヤモンド薄膜は化学的に不活性であり、真空部30に生じるイオンによってもスパッタリングされ難いので、安定なエミッションを長い時間維持できる。こうしたスパッタリングについては、薄膜16自体が薄くて微細孔20の底面に存在しているために、マイクロチップ先端のように1点にイオンが集中することはなく、薄膜16はスパッタリングされ難い構造となっている。

【0088】更に、電子を放出する部分を上記の薄膜16 としているので、この薄膜を形成する際、後述する蒸着後のリフトオフによって仮に金属片が生じても、薄膜16 とゲート電極14との間が十分離れているためにこれらの間に金属片が付着して短絡が生じることがない。この結果、印加電圧を上昇させた場合に電極が溶断されることはなく、信頼性の良い動作を行わせることができる。

【0089】この第1の実施例においては、電子放出源の微細孔20の形状は円形だけでなく、多角形や楕円形であっても構わず、さらに1方向に伸びた溝状であってもよい(これは、以下の他の実施例でも同様)。

【0090】次に、本実施例によるディスプレイ装置を 構成する電子放出源(電界放出型カソードを含む電極構 体25)の製造方法の一例を図5~図10について説明す ス

【0091】まず、図5に示すように、ガラス等からなる下部基板11上にニオブ、モリブデン又はクロム等の導 30 体材料を厚さ約2000Å程度に成膜し、その後、写真製版法及び反応性イオンエッチング法(例えばC1:とO:との混合ガス使用)によりこの導体膜をライン形状に加工し、カソード電極ライン13を形成する。

【0092】次いで、図6に示すように、絶縁層15、例えば二酸化珪素(SiOz)をスパッタリング又は化学蒸着法(CVD)によりカソード電極ライン13を含む面上に厚さ1 μ m程度に成膜し、更に、絶縁層15上にゲート電極材料14、例えばニオブ又はモリブデンを厚さ1000 人程度に成膜する。

【0093】次いで、図7に示すように、ゲート電極材料膜14上に露光、現像処理によりフォトレジスト33を所定パターンに形成し、写真製版法及び反応性イオンエッチング法により、このゲート電極材料膜をカソード電極ライン13と交差するようなライン形状のゲート電板ライン14に加工する。

【0094】そして、ゲート電極ライン14と絶縁層15を 質通する円形の微細孔20を写真製版法及び反応性イオン エッチング法(例えば、CHF、とCH2F2との混合 ガス使用)により形成する。 【0095】このエッチングにおいて、レジストマスク33をそのまま用いて、更に下地のゲート電極13をライトエッチングし、図8に示すように、深さ1000A程度の凹部30を微細孔20に連続して形成する。

16

【0096】なお、図7の工程の直後に、ゲート電極14をマスクにして微細孔20に面する絶縁層15をウエットエッチング(等方性エッチング:例えば、弗化アンモニウムを緩衝剤として添加したフッ酸を使用)でオーパーエッチングし、これによって微細孔20を一点鎖線のように拡張すると共に、ゲート電極14にオーパーハング部14Aを形成してもよい(但し、以下の図では省略した)。この場合には、次に述べる蒸着を良好に行える。

【0097】次いで、図9に示すように、剥離層24、例 えばアルミニウム又はニッケルを電子放出源の主面部に 対して斜め方向から真空蒸着により成膜する。

【0098】次いで、図10に示すように、微細孔20内の 導体部(カソード電極13)の凹部30に薄膜16、例えばア モルファスダイヤモンド薄膜16の微小冷陰極を例えば化 学蒸着法(CVD)により厚さ600A程度に成膜する。 このCVDで使用する反応ガスはCH(とH)との混合

20 このCVDで使用する反応ガスはCH、とH, との混合 ガス、又はCOとH, との混合ガスであり、この反応ガ スの熱分解によってダイヤモンド薄膜16を堆積させる。

【0099】次いで、剥離層24を溶解することにより、この剥離層24上に堆積した微小冷陰極材16を剥離し、除去(リフトオフ)する。これによって、図1に示した如く、微観孔20内の凹部30に冷陰極16を選択的に形成した電極構体25(電子放出源)を完成する。この冷陰極16の電子放出面16Aとカソード電極13の上面32Aとの間には、400A程度の段差31が形成される。

【0100】このように、上記した製造方法によって、電子放出物質の薄膜16を成膜するに際し、その薄膜16の厚みは絶縁層15(或いは、図34のマイクロチップ106)に比べてずっと薄く、その厚み分は容易に堆積可能であるので、既述したマイクロチップのように高さや形状を高精度にして形成する必要はなく、また、微細孔20内の堆積膜以外に堆積した電子放出物質を剥離層24と共にリフトオフし易くなる。

【0101】しかも、このリフトオフ時に仮に金属片が生じても薄膜16が薄いために、カソード13-ゲート14間が十分に離れており、これらの間に金属片が接触して短絡することはない。この結果、カソード13-ゲート14間の印加電圧を上昇させた場合に電極が溶断されることはなく、信頼性の良い動作を行わせることができる。

【0102】なお、図10に示した薄膜16の堆積時には、図7に仮想線で示したゲート電極14のオーパーハング部14Aを設けておくと、微細孔20内において堆積膜16が絶縁層15の内壁面に付着すること(従って、ゲート電極14と薄膜16が接触すること)を防止でき、薄膜16による電子放出性能を良好にできる。また、オーパーハング部1450 Aはあまり突出させないことによって、ゲート電極14の

機械的強度も保持できる。

【0103】図11は、本発明の第2の実施例による電子 放出源(電極構体25)を示すものである。

【0104】この実施例による電子放出源は、上記の第 1 の実施例による電子放出隙とほぼ同様の構成を有する (この電子放出源と組み合わされる量光面パネルも同様 の構成である:以下の他の実施例でも同様)が、カソー ド電極ライン13が材料もしくは材質の異なる2層以上の 薄膜(ここでは、2層:タングステンシリサイド又はタ ングステンからなる上層13a、モリブデンからなる下層 10 13b) から構成されていることが異なっている。

【0105】即ち、ゲート電極ライン14と絶録層15とカ ソード電極部32のうちの上層13aとをそれぞれ貫通する 円形の微細孔20が形成され、この微細孔20の底部に電子 放出薄膜16が形成されている。この薄膜16の上面16Aと カソード電極部32の上面32Aとの間には上記した段差31 が形成されている。

【0106】このように、カソード電極13を上層13aと 下層13 b との積層体で形成すると、電子放出を行う微細 孔20の底部の電子放出部薄膜16の表面16Aとこの電子放 20 出薄膜16の外側のカソード上層13 a (又は電子放出構体 32) の表面32Aとの段差31の大きさを、上層のカソード 電極海膜13aの膜厚及び電子放出薄膜16の膜厚とによっ て制御することができる。

【0 1 0 7】換貫すれば、カソード電極薄膜13aを均一 な膜厚に成膜し、かつ、その直下のカソード電極薄膜13 bに対して選択比の良いエッチングガス(又はエッチン グ液)を用いて、微細孔20の部分だけカソード電極薄膜 13aをエッチングで除去し、更に、電子放出薄膜16を均 一の膜厚に形成すれば、微細孔20の底部の電子放出薄膜 30 16の表面16Aと電子放出構体32のカソード上層13aの表 面32Aとの段差31を広い領域に亘って均一にすることが できる.

【0108】この結果、広い領域に亘って、均一な電界 を各後細孔20の底部の電子放出幕膜16の表面16Aに印加 することができ、均一な電流密度を得ることができる。

【0109】そして、上記した第1の実施例と同様に、 電子放出薄膜16の表面16A付近の等電位面はほぼ電子放 出薄膜16の表面と平行になるので、放出された電子は、 電子放出薄膜16の表面16Aに対してほぼ垂直方向に揃っ て飛行する。

【0110】また、微細孔20の底部の電子放出薄膜16の **表面16Aが電子放出構体32の表面32Aから凹んだ(即** ち、より深い位置にある)構造をしているため、微細孔 20の中心部に最大の電圧がかかることになり、これによ って電子は主として微細孔20の中心部から放出され、放 出された電子を効率良く微細孔20から引き出すことがで きると共に、ゲート電板14や絶縁層15に電子が入射する ことがなく、放電等の事故の問題がなくなる。

からなる場合、上述したように低電圧駆動が可能とな り、また、上記の荐膜16自体が抵抗体であるから、各徴 細孔20内の電子放出薄膜16の表面16Aから放出される電 流量が均質化される。さらに、アモルファスダイヤモン ド薄膜16は化学的に不活性であり、スパッタリングされ 難いので、安定なエミッションを長い時間維持できる。

18

【0112】この第2の実施例においても、電子放出源 の微細孔20の形状は円形だけでなく、多角形や楕円形で あっても構わなず、さらに、1 方向に伸びた滞状であっ てもよい。

【0113】図12及び図13は、本発明の第3の実施例に よる電子放出版(電極構体25)を示すものである。

[0114] この実施例による電子放出源は、上記した 第1の実施例による電子放出源と基本的には同様の構成 を有するが、カソード電極ライン13'の1 画楽に対応す る領域が格子状構造であり、さらに、この格子状のカソ ード電極ライン13'に接してこの上に導体もしくは半導 体の薄膜18が形成されていることが異なっている。カソ ード電極ライン13'の格子のメッシュは任意の形にする ことができるが、好ましくは長方形もしくは正方形であ

【0115】即ち、格子状構造を有するモリプデンの力 ソード電極ライン13'の上部にアルミニウム、シリコン 等の薄膜18が形成されていて、ゲート電極ライン14と絶 緑層15を貫通し、図7及び図8で述べた工程と同様にし て薄膜18の上部がエッチングで除去され、円形の微細孔 20が格子状のカソード電極13の内側にそれぞれ1個もし くは複数個形成されている。そして、微細孔20の底部に 電子放出薄膜16が、その表面16Aが薄膜18の表面より凹 んでいるように形成される。

【0116】この場合、薄膜18は導体もしくは半導体か らなり、また、カソード電極ライン13'と電気的に接し ているので、カソード電極13と同電位となり、カソード 電極として機能することができる。

【0117】この第3の実施例においても、冷陰極薄膜 16によって、動作時に等電位面がフラットとなり、電子 が安定して所定の方向に放出されること、冷陰極薄膜16 がアモルファスダイヤモンド薄膜である場合、低電圧駅 動が可能であると共に、冷陰極薄膜自体が抵抗体である ために各領細孔20の冷陰福薄膜16から放出される電流量 が均質化されること、アモルファスダイヤモンド等膜は 化学的に不活性であって、スパッタリングされにくく、 安定なエミッションを長い時間維持できること、また、 薄膜16と電子放出構体32との段差31によって薄膜16の中 心部側での電界によって高密度で方向性の良い電子放出 が可能であることは、上述した第1の実施例と同様であ る.

【0118】しかも、この実施例では、カソード電極ラ イン13'が格子状構造であるため、カソード導体13'と 【0 1 1 1】上記の薄膜16がアモルファスダイヤモンド 50 微細孔20との間に十分な距離をとることができ、仮に金 属粒子等が微細孔20に入り込んでカソード電極ライン1 3°とゲート電極ライン14とが短絡したとしても、薄膜1 8の抵抗破壊を防ぐことができる場合がある。これは、 ゲート電極ライン14とカソード電極ライン13°との間の 薄膜18をシリコン等で形成すると、この薄膜18が十分な 長さ分存在し、この薄膜部分による電圧降下が生じて電 界が緩和されるからである。

【0119】図14及び図15は、本発明の第4の実施例に よる電子放出版(電極構体25)をそれぞれ示すものであ る。

【0120】この実施例による電子放出源は、上記した第3の実施例による電子放出源とほぼ同様のパターン構成を有するが、等膜18が材料もしくは材質が異なる金属又は半導体の2層以上の薄膜(ここでは、2層:アルミニウム層18a、シリコン層18b)から形成されていることが異なっている。

【0121】即ち、カソード電極ライン13'に接して、 導体もしくは半導体の薄膜18aと18bと積層体からなる 層18が形成され、ゲート電極ライン14と絶縁層15と薄膜 18aとを貫通した円形の微細孔20がゲート電極ライン14 20 の網目の内側にそれぞれ1個もしくは複数個形成されて いる。そして、微細孔20の底部に電子放出薄膜16が、そ の表面16Aが薄膜18aの表面32Aより凹んでいるように 形成される。

【0122】この場合、薄膜18aは導体もしくは半導体からなり、またカソード電極ライン13'と電気的に接しているので、カソード電極と同電位となり、カソード電極として機能することができる。

【0123】このように、導体もしくは半導体層18を2 層18aと18bとの積層体で形成し、微細孔20の底部の電 30 子放出薄膜16の表面16Aを電子放出構体32の上面32Aよ り凹んだ構成とすれば、薄膜18aの表面32Aと電子放出 薄膜16の表面16Aとの段差31を薄膜18aの膜厚及び電子 放出薄膜16の膜厚によって制御することができる。

【0124】換言すれば、薄膜18aを均一な膜厚に成膜し、かつその直下の薄膜18bに対して選択比の高いエッチングを薄膜18aに対して行い、更に電子放出薄膜16を膜厚が均一になるように形成すれば、電子放出を行う微細れ20の底部の電子放出薄膜16の表面16Aと電子放出構体32の上面32Aとの段差31を広い領域に亘って均一にす 40ることができる。

【0125】この結果、広い領域に亘って均一な電界を各数細孔20の底部の電子放出薄膜16の表面16Aに印加することができ、均一な電流密度を得ることができる。

【0126】この第4の実施例においても、冷陰極薄膜 16によって、動作時に等電位面がフラットとなり、電子 が安定して所定の方向に放出されること、冷陰極薄膜16 がアモルファスダイヤモンド薄膜である場合、低電圧駆 動が可能であると共に、冷陰極薄膜自体が抵抗体である ために各微細孔20の冷陰極薄膜16から放出される電流量 50 が均質化されること、アモルファスダイヤモンド毒膜は 化学的に不活性であって、スパッタリングされにくく、 安定なエミッションを長い時間維持できること、また、 毒膜16と電子放出構体32との段差31によって毒膜16の中 心部側での電界によって高密度で方向性の良い電子放出 が可能であることは、上述した第1の実施例と同様であ

20

【0128】図16は、本発明の第5の実施例による電子 放出額(電極構体25)をそれぞれ示すものである。

7 【0129】この実施例による電子放出源は、上記した 第3の実施例による電子放出源とほぼ同様のパターン構 成を有するが、薄膜18が基板11とカソード電極ライン1 3'との間に設けられている点で異なる。

【0130】即ち、この電子放出源によれば、格子状構造を有するカソード電極ライン13'と基板11との間に薄膜18が設けられ、微細孔20の存在領域を囲むようにその周囲に設けられている。そして、ゲート電極ライン14及び絶縁層15を貫通して円形の微細孔20が形成されており、この微細孔20に薄膜16が露出し、電子放出構体32の上面32Aより凹んでいる点は、上述したものと同様である。

【0131】従って、この実施例でも、上記の第3の実施例と同様の効果を得ることができる。

【0132】図17は、本発明の第6の実施例による電子 放出頭(電極構体25)を示すものである。

【0133】この実施例による電子放出源は、上記の第 1の実施例等による電子放出源とほぼ同様の構成を有す るが、微細孔20の形状がスリット状であることが異なっ ている。

) 【0134】即ち、本実施例による電子放出源においては、ゲート電極ライン14及び絶縁層15を貫通して多数のスリット状の微細孔20が形成され、これらの微細孔20内に薄膜16の微小冷陰極が形成されてカソード電極ライン13と電気的に接続されている。

【0135】従って、本実施例では、上記した各実施例と同様の効果が得られる上に、微細孔20がスリット状であることによって、これに特有の効果も得られる。即ち、微細孔20はスリット状であるが、微小冷陰極の薄膜16の表面での電界強度は上述した円形の微細孔の場合とほとんど等しいので、ほぼ同一電圧で駆動できると共

に、このスリット状の微細孔20は、円形の微細孔の場合 と比較して、エミッション領域(電子放出面積)が大き いので、同一電圧で駆動しても、より大きな電流密度を 得ることができる。

【0136】図18~図25は、本発明の第7の実施例によ る電子放出源(電極構体25)を示すものである。

【0137】本実施例による電子放出源(ディスプレイ 装置)は、図1~図3に示した第1の実施例のものと基 本的には同様に構成されているが、微細孔20内に部分的 に露出する冷陰極薄膜16がカソード電極ライン13の全域 10 上にほぼ同一パターンに(ゲート電極ラインの接続端部 を除いて)或いはカソード電極とゲート電極との交差領 域22を含めてカソード電極ライン13を被覆するように形 成されていることが異なっている。

【0138】ここでは、薄膜16が5000人以下(例えば20 00人) の厚みに設けられており、かつ、各級細孔20の底 部において深さ 100人以上(例えば 400人)の段差31を 有する凹部30が形成されている。

[0139] そして、この薄膜16は、仕事関数がカソー ルファスダイヤモンドの薄膜からなっていて、後述の方 法によって容易に成膜できる。

【0140】この実施例によれば、図19に示すように、 カソード電極13上の微細孔20内に露出した薄膜16が非常 に薄い膜厚に形成されていてその上面16Aがフラットで あるために、ゲート電極14-カソード電極13間に電圧を 印加した際に等電位面E。は薄膜16の面に沿ってほぼフ ラットに微細孔20内に形成されることになる。

【0141】従って、薄膜16から放出される電子eは等 電位面E。と直交して進行するので、孔20から放出され 30 る電子eは進路があまり振れることなく、真空部(高真 空領域)30を通して所定の螢光体(例えば赤色螢光体) に到達し、ミスランディングを起こすことはない。この 結果、常に目的とする色の発光が得られ、ディスプレイ の性能が向上し、高精細化が可能になる。

【0142】しかも、上記した電子放出源においては、 ゲート電極ライン14及び絶縁層15を貫通する多数の円形 の微細孔20内に薄膜16の微小冷陰極が露出して形成さ れ、これがカソード電極ライン13と電気的に接続されて いると共に、薄膜16の電子放出面16Aがカソード電極13 40 を含む電子放出構体32(即ち、カソード電極13及び薄膜 16からなるカソード電極部)の絶縁層15側の面32Aより も、微細孔20内で段差31の分だけ深い位置に存在してい る(具体的には、カソード電極13の表面より凹んでい る)ため、微細孔20の中心に近い程、大きな電界が電子 放出薄膜16の表面16Aに印加されることになる。この結 果、微細孔20の中心に近い程、高い電流密度を示す電界 放出電流を得ることができる。

【0143】但し、このとき、微細孔20の底部の電子放 出部の表面16A付近の等電位面E。は、電子放出構体32 50

の絶縁層15側の面32Aと電子放出面16Aとの段差31に近 い場所で、大きく曲がるため、この場所から放出された 電子は図19中に仮想線で示すように、電子放出面16Aに 沿う方向へ曲がった軌道を取ることになる。しかし、電 子放出構体32の上記した段差31に近い場所での電界強度 は、微細孔20の中心部に比べてずっと小さいので、上記 した段差31の近傍からは電子は放出されないか、或いは その放出量は非常に小さい。

【0144】そして、電子放出面16Aの微細孔20の中心 付近では、等電位面E。が電子放出面16Aに対してほぼ 平行になっているので、放出された電子は電子放出部の 表面に対して垂直の方向性を以て高密度に飛行し、ゲー ト電極14に実質的に入射することなしに(ゲート電極に 大電流が流れ込むことなしに)放出された電流を有効に 利用することができる。また、電子は微細孔20の中心部 から電子放出面16Aに対してほぼ垂直に放出されるの で、絶縁層15に入射することもなく、チャージアップに よる放電等の事故が生ずるおそれもない。

【0145】また、上記の薄膜16がアモルファスダイヤ ド電極ライン13よりも小さい電子放出材料、例えばアモ 20 モンド等の如く仕事関数がカソード電極13よりも小さい 材料からなっているので、カソード電極13--ゲート電極 14間に印加する電圧を低くしても (数10V以下でも) 放 出される電子の量(即ち、電流量)が安定して得られ

> 【0146】この場合、カソード電極ライン13が冷陰極 薄膜16の微小冷陰極に被覆され、ゲート電極ライン14及 び絶縁層15を貫通する円形の微細孔20が形成されている が、薄膜16が特にアモルファスダイヤモンドである場 合、冷陰極自体が抵抗体であるため、各微細孔20内の薄 膜16から放出される電流量が均質化される。この結果、 ディスプレイ装置のスクリーン上に生じる光輝点が均質 となり、見栄えが非常に良好なものとなる。

【0147】更に、アモルファスダイヤモンド薄膜は化 学的に不活性であり、マイクロチップ先端のように 1 点 にイオンが集中することはなく、真空部30に生じるイオ ンによってもスパッタリングされ難いので、安定なエミ ッションを長い時間維持できる。こうしたスパッタリン グについては、等膜16自体が薄くて微細孔20の底面に存 在しているために、薄膜16はスパッタリングされ難い構 造となっている。

【0148】更に、電子を放出する部分を上記の薄膜16 としているので、この薄膜16とゲート電極14との間が十 分離れており、これらの間に金属片が付着して短絡が生 じることがない。しかも、後述の製造方法から明らかな ように、薄膜16は既述したリフトオフではなく、予め基 板11上に成膜しておけるから、リフトオフ時に生じる金 **属片の問題もなくなる。この結果、印加電圧を上昇させ** た場合に電極が溶断されることはなく、信頼性の良い動 作を行わせることができる。

【0149】次に、本実施例によるディスプレイ装置を

構成する電子放出源(電界放出型カソードを含む電極構体25)の製造方法の一例を図21~図25について説明する。

【0150】まず、図21に示すように、ガラス等からなる下部基板11上にニオブ、モリブデン又はクロム等の導体材料を厚さ約2000A程度に成膜し、その後、写真製版法及び反応性イオンエッチング法(例えばC12とO2との混合ガス使用)によりこの導体膜をライン形状に加工し、カソード電極ライン13を形成する。

【0151】次いで、図22に示すように、冷陰極薄膜1 10 6、例えばダイヤモンド薄膜を化学蒸着法 (CVD) 等によりカソード電極ライン13上に厚さ2000 A程度に成膜する。このCVDで使用する反応ガスはCH、とH:との混合ガス、又はCOとH:との混合ガスであり、この反応ガスの熱分解によってダイヤモンド薄膜16を堆積させる

【0152】その後、写真製版法及び反応性イオンエッチング法により、冷陰極薄膜16をパターニングし、カソード電極ライン13の接続端部を除いて冷陰極薄膜16がカソード電極ライン13を被覆するライン形状にする。或い 20は、この冷陰極薄膜16は、カソード電極ライン13とゲート電極ライン14との交差領域22、即ち画素領域のみにおいてカソード電極ライン13を被覆するように形成してもよい。

【0153】次いで、図23に示すように、絶縁層15、例えば二酸化珪素(SiOz)をスパッタリング又は化学蒸着法(CVD)により冷陰極薄膜16を含む面上に厚さ1μm程度に成膜し、更に、絶縁層15上にゲート電極材料14、例えばニオブ又はモリブデンを厚さ2000Å程度に成膜する。

【0154】次いで、図24に示すように、写真製版法及び反応性イオンエッチング法により、このゲート電極材料膜をカソード電極ライン13と交差するようなライン形状のゲート電極ライン14に加工する。そして、ゲート電極ライン14と絶縁層15を貫通する円形の微細孔20を写真製版法及び反応性イオンエッチング法(例えば、CHF」とCH2F2との混合ガス使用)により形成する(図中の33はフォトレジストマスクである)。

【0155】このエッチングにおいて、レジストマスク33をそのまま用いて、更に下地の薄膜16をライトエッチ 40ングし、図25に示すように、深さ400人程度の凹部30を微細孔20に連続して形成する。これによって、微細孔20内において薄膜16にはその上面32Aとの間に400人程度の段差31が形成される。

【0156】次いで、フォトレジスト33を除去し、図18 に示した如く、カソード電極ライン13を被優し、微細孔 20内に露出した微小冷陰極16を有する電極構体25(電子 放出源)を完成する。

【0157】このように、上記した製造方法によって、 電子放出物質の薄膜16を成膜するに際し、その薄膜16の 50 厚み分だけ堆積させればよいので、既述したマイクロチップのように高さや形状を高精度にして形成する必要はなく、また、絶縁層15の形成前に予め成膜しておけるため、薄膜の形成が容易となり、既述したリフトオフは全く不要であってカソードーゲート間が金属片で短絡することはなく、仮に金属片が生じても薄膜が薄いためにカソード13ーゲート14間が十分離れており、これらの間に金属片が接触して短絡を生じることはない。この結果、カソード13ーゲート14間の中加電圧を上昇させた場合に電極が溶断されることはなく、信頼性の良い動作を行わせることができる。

24

【0158】また、薄膜16は、既述したマイクロチップ 106のように微小孔120内への蒸着によることなしに通 常の成膜技術で形成できるので、その工程が容易とな り、カソード13-ゲート14間の絶縁分離も良好となる。

【0159】図26は、本発明の第8の実施例による電子 放出源(電極構体25)を示すものである。

【0160】この実施例による電子放出源は、上記の第7の実施例による電子放出源とほぼ同様の構成を有するが、カソード電極ライン13が電子放出薄膜16の上部に形成された構造であることが異なっている。

【0161】即ち、微細孔20を除いて電子放出薄膜16がカソード電極ライン13に被覆されており、ゲート電極ライン14と絶縁層15及びカソード電極ライン13を貫通する円形の微細孔20が形成されている。

【0162】これによって、電子放出を行う微細孔20の底部の電子放出薄膜16の表面16Aと電子放出構体32の上面32Aとの段差31をカソード電極ライン13の膜厚によって制御することができる。

30 【0163】換含すれば、カソード電極ライン13を均一な膜厚に成膜し、かつその直下の電子放出薄膜16に対して選択比の良いエッチングをカソード電極薄膜13に対し行って微細孔20を形成すれば、微細孔20の底部の電子放出薄膜16の表面16Aと電子放出構体32のカソード電極表面32Aとの段差31を広い領域に亘って均一にすることができる。

【0164】この結果、広い領域に亘って均一な電界を各機細孔20底部の電子放出薄膜16の表面16Aに印加することができ、均一な電流密度を得ることができる。

【0165】この第8の実施例においても、冷陰極薄膜16によって、動作時に等電位面がフラットとなり、電子が安定して所定の方向に放出されること、冷陰極薄膜16がアモルファスダイヤモンド薄膜である場合、低電圧駆動が可能であると共に、冷陰極薄膜自体が抵抗体であるために各微細孔20の冷陰極薄膜16から放出される電流量が均質化されること、アモルファスダイヤモンド薄膜は化学的に不活性であって、スパッタリングされにくく、安定なエミッションを長い時間維持できること、また、薄膜16と電子放出構体32との段差31によって薄膜16の中心部側での電界によって高密度で方向性の良い電子放出

が可能であることは、上述した第7の実施例と同様である。

【0166】図27は、本発明の第9の実施例による電子 放出源(電極構体25)を示すものである。

【0167】この実施例による電子放出源は、上記した 第7の実施例による電子放出源と基本的には同様の構成 を有するが、カソード電極ライン13'の1 囲素に対応す る領域が図13に示したと同様の格子状構造であり、さら に、この格子状のカソード電極ライン13'に接してこの 上に薄膜16が形成されていることが異なっている。カソ 10 る。 ード電極ライン13'の格子のメッシュは任意の形にする ことができるが、好ましくは長方形もしくは正方形であ る。

【0168】即ち、格子状構造を有するカソード電極ライン13'の上部に薄膜16が形成されていて、ゲート電極ライン14と絶縁層15を貫通し、図24及び図25で述べた工程と同様にして薄膜16の上部がエッチングで除去され、円形の機細孔20が格子状のカソード電極13の内側にそれぞれ1個もしくは複数個形成されている。そして、微細孔20の底部に電子放出薄膜16が、その表面16Aがその上20面32Aより凹んでいるように形成される。

【0169】この第9の実施例においても、冷陰極薄膜16によって、動作時に等電位面がフラットとなり、電子が安定して所定の方向に放出されること、冷陰極薄膜16がアモルファスダイヤモンド薄膜である場合、低電圧駆動が可能であると共に、冷陰極薄膜16から放出される電流量が均質化されること、アモルファスダイヤモンド薄膜は化学的に不活性であって、スパッタリングされにくく、安定なエミッションを長い時間維持できること、また、薄膜16と電子放出構体32との段差31によって薄膜16の中心部側での電界によって高密度で方向性の良い電子放出が可能であることは、上述した第7の実施例と同様である。

【0170】しかも、この実施例では、カソード電極ライン13'が格子状構造であるため、カソード導体13'と微細孔20との間に十分な距離をとることができ、仮に金属粒子等が微細孔20に入り込んでカソード電極ライン13'とゲート電極ライン14とが短絡したとしても、薄膜16の抵抗破壊を防ぐことができる。これは、ゲート電極のライン14とカソード電極ライン13'との間に冷陰極薄膜16が十分な長さ分存在し、この薄膜部分による電圧降下が生じて電界が緩和されるからである。

【0171】図28は、本発明の第10の実施例による電子 放出源(電極構体25)を示すものである。

【0172】この実施例による電子放出源は、上記した第7の実施例による電子放出源とほぼ同様のパターン構成を有するが、アルミニウムやシリコン等の導体もしくは半導体の薄膜18が電子放出を行う薄膜16の上部に形成された構造であることが異なっている。そして、この薄 50

26 膜18の上面32Aと薄膜16との間には段差31を有する凹部 30が形成されている。

【0173】即ち、微細孔20を除いて電子放出等膜16が 等膜18に被覆されており、ゲート電極ライン14と絶縁層 15及び等膜18を貫通する円形の微細孔20が形成されてい る。

【0174】これによって、微細孔20の底部の電子放出 薄膜16の表面16Aと電子放出構体32の薄膜18の表面32A との段差31を薄膜18の膜厚によって制御することができ る。

【0175】換含すれば、薄膜18を均一な膜厚に成膜し、かつその直下の電子放出薄膜16に対して選択比の高いエッチングを薄膜18に対して行えば、電子放出を行う 微細孔20の底部の電子放出薄膜16の表面16Aと電子放出 構体32の表面32Aとの段差31を広い領域に亘って均一にすることができる。

【0176】この結果、広い領域に亘って均一な電界を各徴細孔20の底部の電子放出薄膜16の表面16Aに印加することができ、均一な電流密度を得ることができる。その他、上記の第7の実施例と同様の効果を得ることができる。

【0177】図29は、本発明の第11の実施例による電子 放出源(電極構体25)を示すものである。

【0178】この実施例による電子放出源は、上配の第10の実施例による電子放出源とほぼ同様の構成を有するが、電子が引き出される微細孔20の底部の電子放出線膜16の表面16Aの面積が微細孔20の最上部にあるゲート電極14での開口面積(これは、上記の第10の実施例のものと同じ)よりも大きくなっていることが異なっている。

【0179】このように、微細孔20の底部の電子放出薄膜16の表面16Aが電子放出構体32の表面32Aから段差31分だけ凹んだ構造をしているので、微細孔20の中心部に最大の電圧がかかり、電子は主として微細孔20の中心部から放出される。この結果、放出された電子を効率良く微細孔20から引き出すことができ、ゲート電極14や絶縁層15に電子が入射することがなく、放電等の事故の問題がなくなる。その他、上記の第10の実施例と同様の効果を得ることができる。

【0180】しかも、電子放出薄膜16の表面16Aの面積がゲート電極14での関口面積よりも大きくすれば、1つの微細孔20当たり、電子放出薄膜16の表面16Aにおいて微細孔20の中心部と同等の強度の電界が印加される領域(即ち、電子が放出される領域の面積)が拡がるため、より高い電流密度が得られる。但し、微細孔20の底部の電子放出薄膜16の面積を大きくし過ぎると、却ってゲート電極14に流入する電子の数が増大するので、適当な大きさにする必要がある。

【0181】図30は、本発明の第12の実施例による電子 放出源(電極構体25)を示すものである。

【0182】この実施例による電子放出源は、上記の第

9の実施例による電子放出源とほぼ同様の構成を有する が、微細孔20の形状がスリット状であることが異なって いる.

【0183】即ち、本実施例による電子放出源において は、格子状のカソード電極ライン13の各格子の内側にお いてゲート電信ライン14及び絶縁層15を貫通して多数の スリット状の微細孔20が形成され、これらの微細孔20内 に薄膜16の微小冷陰極が形成されてカソード電極ライン 13と電気的に接続されている。

【0184】従って、本実施例では、上記した第9の実 10 施例と同様の効果が得られる上に、微細孔20がスリット 状であることによって、これに特有の効果も得られる。 即ち、微細孔20はスリット状であるが、微小冷陰極の薄 膜16の表面での電界強度は上述した円形の微細孔の場合 とほとんど等しいので、ほぼ同一電圧で駆動できると共 に、このスリット状の微細孔20は、円形の微細孔の場合 と比較して、エミッション領域 (電子放出面積) が大き いので、同一電圧で駆動しても、より大きな電流密度が 得ることができる。

【0185】以上、本発明の実施例を説明したが、上述 20 の実施例は本発明の技術的思想に基いて更に変形が可能

【0186】例えば、上述した薄膜16と電子放出構体32 との段差31、又は薄膜16の厚み及び凹部30の深さは、本 発明の目的が達成される範囲内で様々に変化させること ができる。また、こうした薄膜16を含む電子放出構体32 の作製方法や各部の材質、形状等も種々変更できる。

【0187】材質については、例えば図14の例において は薄膜16と薄膜18bとを共に同一材料又は同一材質で形 成することも可能であり、例えば共にモリプデンで形成 30 したり、或いは場合によってはアモルファスダイヤモン ド等の仕事関数の小さい抵抗体で形成してもよい。

【0188】電子放出構体32の層構成やパターンについ ても、例えば図14の例においては、カソード電極ライン 13'を薄膜18a上に設けてもよいし、また、例えば図28 や図29の例においては、カソード電極ライン13を図13や 図30の如き格子状パターンに設けてよい。

【0189】電子放出薄膜16等の成膜方法は種々変化さ せてよい。成膜方法には、上述したCVDだけでなく、 真空蒸着法(物理蒸着法)、レーザアプレーション法 (レーザ光照射によるエッチング現象を利用した堆積 法:ダイヤモンド薄膜の場合はターゲットはグラファイ トが使用可能)、スパッタ法(例えばArガスを用いた スパッタリング:ダイヤモンド薄膜の場合はターゲット はグラファイトが使用可能) 等がある。

【0190】また、上述した凹部30の形成方法や形成段 階は上述したものに限られることはなく、例えば微細孔 20を形成する以前に、予め対応する位置をエッチングし て凹部30を形成することができる。

適であるが、対向する養光面パネルの構造や各部のパタ ーン及び材質等は上述したものに限られず、また、その 作製方法も種々採用できる。

28

【0192】なお、上述した電子放出源の用途は、FE D又はそれ以外のディスプレイ装置に限定されることは なく、真空管(即ち、カソードから放出される電子流を ゲート電極(グリッド)によって制御し、増幅又は整流 する電子管)に使用したり、或いは、カソードから放出 される電子を信号電流として取り出すための回路素子 (これは、上述したFEDの螢光面パネルに光電変換素 子を取付け、螢光面パネルの発光パターンを光電変換器 子で電気信号に変換する光通信用の素子も含まれる。) 等にも応用可能である。

[0193]

【発明の作用効果】本発明によれば、上述した如く、第 1の電極と第2の電極とが絶縁層を介し互いに対向して 設けられ、前記第2の電極及び前記絶録層をそれぞれ書 通する微小孔が形成され、前記第1の電極と前記第2の 電極との間に電圧を印加することによって所定の粒子が 前記第1の電極側から前配微小孔を通して放出されるよ うに構成されている粒子放出装置において、粒子放出物 質からなる薄膜が前記微小孔内に露出して設けられてい るので、第1の電極と第2の電極との間に電圧を印加し た際に等電位面が上記薄膜に沿って平坦に形成されるこ とになる。従って、この平坦な等電位面に対して直交し、 て進行する粒子は、上記微小孔から対象物(例えば螢光 体面)へかなり揃った方向性を以て進行するため、常に 目的とする対象物に到達することができ、ミスランディ ングを大きく減少させることができ、常に高精細化が可 能となる。

【0194】しかも、微小孔内の粒子放出面が第1の電 極を含む粒子放出構体の絶縁層側の面よりも、微小孔内 で深い位置に存在しているため、微小孔内の中心に近い 程、大きな電界が粒子放出薄膜の表面に印加されること になる。この結果、微小孔の中心に近い程、高い電流密 度を示す電界放出電流を得ることができる。

【0195】そして、粒子放出面の微小孔の中心付近で は、等電位面が粒子放出面に対してほぼ平行になってい るので、放出された粒子は粒子放出部の表面に対して垂 直の方向性を以て高密度に飛行し、第2の電極に実質的 に入射することなしに (第2の電極に大電流が流れ込む ことなしに) 放出された電流を有効に利用することがで きる。また、粒子は微小孔の中心部から粒子放出面に対 してほぼ垂直に放出されるので、絶縁層に入射すること もなく、チャージアップによる放電等の事故が生ずるお それもない。

【0196】また、上記薄膜を構成する粒子放出物質が 第1の電極の構成材料よりも仕事関数の小さい物質であ ると、粒子の放出のために第1の重極と第2の重極との 【0191】また、上述した電子放出版は、FEDに好 50 間に印加する電圧を低減することができ、低電圧駆動で

必要な放出量を安定して得ることができる。

【0197】また、粒子を放出する部分を上配の蕁膜と しているので、この菩膜を形成する際、例えば上述した 蒸着後のリフトオフによって仮に金属片が生じても、薄 膜と第2の電極との間が十分離れているためにこれらの 間に金属片が付着して短絡が生じることがない。この結 果、印加電圧を上昇させた場合に電極が溶断されること はなく、信頼性の良い動作を行わせることができる。

【0198】更に、粒子を放出する部分が上記薄膜であ るため、マイクロチップ先端のように1点にイオンが集 10 中することはなく、高真空領域に存在するイオンが薄膜 に到達してこれをスパッタする割合が激減するから、装 置の長寿命化が可能である。

【図面の簡単な説明】

- 【図1】本発明の第1の実施例による電子放出源の概略 断面図である。
- 【図2】同電子放出源の一部分の拡大平面図である。
- 【図3】図1の一部分の拡大図である。
- 【図4】同電子放出源の電子放出性能を説明するための 概略断面斜視図である。
- 【図5】同電子放出源の製造工程の一段階を示す概略断 面図である。
- 【図6】同電子放出源の製造工程の他の一段階を示す概 略断面図である。
- 【図7】同電子放出源の製造工程の他の一段階を示す概 略断面図である。
- 【図8】 同電子放出源の製造工程の他の一段階を示す概 略断面図である。
- 【図9】同電子放出源の製造工程の他の一段階を示す概 略断面図である。
- 【図10】同電子放出源の製造工程の更に他の一段階を示 す概略断面図である。
- 【図11】本発明の第2の実施例による電子放出源の概略 断面図である。
- 【図12】本発明の第3の実施例による電子放出源の概略 断面図である。
- 【図13】同電子放出源の一部分の平面図である。
- 【図14】本発明の第4の実施例による電子放出源の概略 断面図である。
- 【図15】図14の一部分の拡大図である。
- 【図16】本発明の第5の実施例による電子放出源の概略 断面図である。
- 【図17】本発明の第6の実施例による電子放出源の一部 分の平面図である。
- 【図18】本発明の第7の実施例による電子放出源の概略 断面図である。
- 【図19】同電子放出源の電子放出性能を説明するための 機略断面斜視図である。
- 【図20】図18の一部分の拡大図である。
- 【図21】同電子放出源の製造工程の一段階を示す概略断 50 24・・・剥離層

面図である。

【図22】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

30

【図23】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図24】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図25】同電子放出源の製造工程の更に他の一段階を示 す概略断面図である。

【図26】本発明の第8の実施例による電子放出源の概略 断面図である。

【図27】本発明の第9の実施例による電子放出源の概略 断面図である。

【図28】本発明の第10の実施例による電子放出源の一部 分の概略拡大断面図である。

【図29】本発明の第11の実施例による電子放出源の一部 分の概略拡大断面図である。

【図30】本発明の第12の実施例による電子放出源の一部 分の平面図である。

【図31】従来の電子放出源を適用したディスプレイ装置 の一部分の分解断面斜視図である。

【図32】同電子放出源の一部分の拡大断面斜視図であ る.

【図33】同電子放出源の機略断面図である。

【図34】同ディスプレイ装置におけるR、G、B三端子 の切り換えによる色選別を説明するための一部分の概略 断面図である。

【図35】同色選別時のタイミングチャートである。

【図36】同電子放出源の電子放出性能を説明するための 概略断面斜視図である。

【図37】同電子放出源の製造工程の一段階を示す機略断 面図である。

【図38】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図39】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図40】同電子放出源の製造工程の更に他の一段階を示 す概略断面図である。

【図41】同電子放出源の製造工程において溶断が生じる 40 状況を示す機略断面図である。

【符号の説明】

11・・・下部基板

13・・・カソード電極ライン

14・・・ゲート電極ライン

15・・・絶縁層

16・・・ 薄障

16A · · · 電子放出面

20・・・微細孔 (カソードホール)

22・・・交差領域

31

25・・・電子放出源 (電極構体)

30・・・凹部

31・・・段差

32・・・電子放出構体

32A・・・上面

e・・・電子


E.・・・等電位面

R、G、B・・・各色の螢光体

32


【図1】


【図2】





[図4]

[図5]














【図34】












[図39]

[図40]

[図41]



フロントページの続き

(51) Int. Cl. 6 H O 1 J 31/15

識別記号 庁内整理都 C FΙ

技術表示箇所